Test Bench Verilog With Proteus 7
Kali ini saya akan membuat Verilog dan Proteus 7
Berikut langkahnya
> Siapkan Prover0.1.4
> Siapkan Proteus 7
Letakan 2 folder berikut ini beserta seluruh isinya, di root yang sama pada drive C:\, drive D:\
Berikut langkahnya
> Siapkan Prover0.1.4
> Siapkan Proteus 7
Letakan 2 folder berikut ini beserta seluruh isinya, di root yang sama pada drive C:\, drive D:\
- Copy folder Proteus 7 Professional dari file Proteus 7.8 Pro.zip ke root
- Copy folder ProVer0.1.4 dari file ProVer0.1.4.zip ke root.
Cara pertama dengan menulis Persamaan Boolean, cara kedua dengan gambar rangkaian logika dan cara ketiga dengan script verilog HDL (Hardware Desciption Language)
module nyoba( f,x,y,z );
output f; input x,y,z;
assign f = ((x | (~y )) & z);
endmodule
output f; input x,y,z;
assign f = ((x | (~y )) & z);
endmodule
file dsn dan v file yang saya buat bisa di download disini
untuk cara selanjutnya bisa dilihat di Youtube
Komentar
Posting Komentar